SPICEモデルとIBISモデルについて

2022年7月19日

皆さんこんにちは。
東京事業所パッケージ設計課の横山です。

今回は、伝送線路解析に使用されるドライバとレシーバ特性を記述したI/O(Input/Output)モデルの『SPICEモデル』と『IBISモデル』についてご紹介します。

【SPICEモデルとは】(SPICE：Simulation Program with Integrated Circuit Emphasis)

SPICEモデルは、アナログ回路シミュレータ用モデルで、IC内部回路をトランジスタレベルで記述したI/Oモデルです。記述の中には、半導体プロセスの詳細情報も含まれています。

【IBISモデルとは】(IBIS：Input/Output Buffer Information Specification)

IBISモデルは、1990年代に入って規格化された伝送線路シミュレーション用モデルで、IC最終段のI/O特性部分とパッケージ特性部分を一体化して記述した総合モデルです。

SPICEモデルもIBISモデルも伝送線路解析では主流のモデルとなっていますが、上記のように、SPICEモデルは、IC内部の詳細情報が記述されているため、半導体メーカは競合他社への情報流出防止の観点から、秘密保持契約が必要であるなどモデル提供まで時間を要します。これでは複数社のICを搭載する電子機器メーカは開発をスムーズに進められないこともあり、半導体プロセスが競合他社へ漏れない新しいモデルとしてIBISモデルが登場しました。

使い分けイメージ

SPICEモデル：電子回路設計・検証
IBISモデル：ボード基板設計・検証

SPICEモデルとIBISモデルの主な特徴を表１に示します。

表１．SPICEモデルとIBISモデルの特徴

モデル名	主な特徴
SPICE	SPICEモデルとシミュレータの組み合わせで使えない場合がある。ドライバ、レシーバ回路をトランジスタレベルで記述するため、特性を正確に再現できる反面、回路情報が解読されやすい。回路規模が大きくなるため、解析時間が長くなる。 SPICEモデルの回路定数の変更が容易である。 I/Oモデルの記述のみである。
IBIS	規格化されており、IBISモデルとシミュレータの互換性が高い。ドライバ、レシーバのV-I特性のため、回路情報が解読されない。規格化により取り扱いが簡単で、解析時間が短い。 IC最終段のI/O特性のため、IC内部の遅延などは再現できない。 I/Oモデル＋パッケージモデルで記述されている。