Wave Technology(WTI) | 半導体周辺回路とその応用製品の開発・設計会社

WTIは技術者不足を解決する「開発設計促進業」です

E-Pad(Exposed die pad)がある半導体パッケージの実装基板側放熱対策とは?

E-Pad: Exposed die pad

第一技術部 構造設計課の有田です。みなさん こんにちは!第一技術部 構造設計課の有田です。
今回は部品裏面にE-Pad(Exposed die pad)がある半導体パッケージを実装する基板の放熱対策例を紹介いたします。

半導体パッケージでは外部端子や樹脂を介して放熱を行っておりますが、近年の半導体パッケージの小型化や高機能化に伴い、パッケージ単体だけではなく、実装基板を含めた、熱設計が重要となっています。
半導体パッケージ側での放熱対策として、図1のようなE-PADに半導体チップを搭載するパッケージがあります。

図1.E-PADを設けた半導体パッケージ

図1.E-PADを設けた半導体パッケージ

実装基板側ではE-PAD部分に放熱用のパッド(サーマルパッド)を設けます。サーマルパッドを設けることで半導体チップから実装基板への熱伝導効果は得られますが、それだけでは熱伝導経路が限定的(図2)で放熱は不十分となります。そこでサーマルパッドにサーマルビアを設けることで内層や半田面側へすぐに伝えることができ、図3のように半導体チップの熱を基板全体に拡散させることができます。

図2.サーマルビア無し 図3.サーマルビア有り

図2.サーマルビア無し      図3.サーマルビア有り

 

サーマルビアを設けることで放熱には効果的ですが、図4のようにサーマルパッドに通常の貫通ビアを設けるとサーマルパッドに穴が開き、リフローハンダ工程ではんだ流れによる実装不良問題が発生するデメリットがあります。
実装不良対策としてサーマルパッドの穴を塞ぐ工法に図5のビルドアップビアと図6の樹脂穴埋めビアがあります。

図4.貫通ビア 図5.ビルドアップビア 図6.樹脂穴埋めビア
  図4.貫通ビア   図5.ビルドアップビア  図6.樹脂穴埋めビア

 

ビルトアップビアは設計の自由度が向上し高密度設計に向いていますが基板製造費用が高価になります。樹脂穴埋めビアは通常の貫通ビア+αの工程で製造できますのでビルドアップと比較し、費用を抑えることが可能です。また、樹脂穴埋めビアは貫通ビアと同様に基板表面から裏面まで直接繋がるのでビルドアップビアよりもビア個数を減らすことが可能です。図7のように、ビアの個数は多いほど放熱効果は高いですが一定数以上になると増加の効果が小さくなります。ビアの個数に対しては実装基板の設計制約(実装密度など)と放熱性能がトレードオフの関係にあるため、サーマルビアの個数は重要です。

図7.パッケージ下のビア個数と放熱効果
(熱シミュレーションによる検証結果)

図7.パッケージ下のビア個数と放熱効果
(熱シミュレーションによる検証結果)

 

いかがでしたでしょうか?皆様のご参考になれば幸いです。

WTIでは今回ご紹介したようなサーマルビアの最適個数など、熱シミュレーションを活用した基板設計や試作サービスを行っております。また半導体パッケージは大きくなると、実装信頼性など熱応力的な課題も出てくる場合があり、その場合は熱応力シミュレーションのサービスで改善提案も行っております。
お困りの際は、お気軽にお声掛けください。

 

【関連リンク】

 

【関連ブログ】

 

<WTIの採用ページは下記をご参照ください>

 © 2005 Wave Technology Inc.